2002 年DSP （数字信号处理器）的发货量以 5% 的速度增长，尤其是12月份发货量更是激剧增加。根据从事市场研究的Forward Concepts 公司 (www.forwardconcepts.com) 报道，2002年12月份发货量的激增使2002年 DSP 总营业收入增加了 14.1%。占 2002 年 DSP 总销售额 65.8%的无线设备用DSP，2003年，这一领域仍然是推动 DSP市场的原动力。Forward Concepts 公司预测，今年半导体市场增长率不会"高于正常年份"，并预测2003 年 DSP 市场增长率约为 20%。
　　尽管有些厂商去年退出了 DSP 市场，但今年度的DSP指南的条目数量却多于往年。StarCore 技术中心在 2002 年末开始成为一家独立的公司。本指南不再列出该技术中心的成员公司的某些产品，如 Agere 公司的 StarPro2000。另外，Carmel DSP 芯核的设计小组已成为StarCore 公司的一部分，不再签发 Carmel 芯核的许可证。另一项DSP芯核设计小组变动意味着你要在 ParthusCeva 条目下才能在本指南中找到去年的 DSP Group 系列芯核。
　　为了明确地区分 DSP 和控制器这两种器件，本指南概述部分规定，所列的器件、芯核或其延伸产品不仅能够处理信号，而且主要应用于信号处理。DSP 必须是软件可编程的器件、芯核或其延伸产品，它们在工具组中包括有一个汇编程序或编译程序。这一规定就有可能将一些产品排除在外，这些产品虽然也许包括一个可编程 DSP 芯核，但是限制用户只能选择和设置某些工作参数。另外，所列的器件或知识产权必须是现在或不久就可提供的产品。即使规定了这些条件，本指南的规模仍然有增无减。
　　本指南的条目按照厂商的字母顺序排列，而且将开发支持部分合并在每个厂商的最后一个条目中。这种结构减少了重复信息的数量，更为重要的是，强调了工具组通常是某一厂商的产品系列公用的。几乎毫无例外的是，集成工具组是任何 DSP 产品的一个战略要素，对于设计的成功发挥着重要作用。本指南的索引是按照处理器的大小，而不是按照指南中的位置对条目进行分组的，这样，可方便相同大小的处理器进行对比。

　　ADELANTE 科技公司的Saturn系列
　　Adelante 公司的Saturn（土星）系列产品是一种可扩展的低功耗小面积"开放式"DSP 芯核与分系统，可供无线基带手机和数字控制设备使用。它采用双哈佛（Harvard）体系结构，有 2 个 16 位乘法器、4 个 16 位 ALU （运算器）（可以合并成 2 个 40 位 ALU，32 位加 8 位溢出）、移位饱和单元、位操作单元、桶型移位器、硬件循环控制单元、程序控制单元和 2 个数据存储器（它们的容量可配置为64k 字，可扩展到 1 兆字并具有分页功能）。设计师可以借助定制的专用指令、执行单元和协处理器来扩展核心的功能，加速重复性任务的处理。
　　Saturn芯核可用于 Adelante 公司的 Lunar DSP 子系统中。Lunar DSP子系统包括：程序和数据存储器，DMA，连接外部处理器、外设和I/O（包括一条供 ARM 和 MIPS 处理器用的 AMBA 总线）的接口，BIST 和 JTAG 硬件调试功能。3 级流水线中的特殊结构能够完成单周期系统开销短转移和零系统开销长转移。一个非屏蔽中断和 16 个可屏蔽中断支持服务例行程序的立即执行，而这些中断采用单周期中断切换和并行阴影X/Y地址指针切换。
　　寻址方式：Saturn支持 32 位操作数的单数据存储器操作数寻址和双数据存储器操作数寻址，采用直接数据寻址和绝对寻址方式。偏移寻址、间接寻址、绝对寻址、立即寻址、模寻址和位倒序寻址等支持对存储器的位/半字节/字节访问。3 个X/Y地址指针中，有2 个是与上下文有关的。
　　特别指令或集成化外设功能: 设计师可以利用256条专用96位 VLIW （超长指令字）指令，来扩展Saturn的 16 位指令集，这些 VLIW 指令能够充分地并行利用全部芯核资源，以加快 DSP 功能的重复执行速度（例如，一种在 2 个周期内执行 12 次运算的Viterbi（维特比）蝶形译码处理）。设计师还可以将专用执行单元和协处理器集成到 DSP 分系统中，以加速计算密集的功能的执行速度，如 Turbo（涡轮式）编码或多通道 ADPCM （自适应差分脉码调制）。
　　开发支持：Atmosphere开发环境支持针对专用指令和执行单元的代码开发调试。这套代码开发工具包括一个编译程序、一个连接程序、一个调试程序、一个指令集仿真程序和一个剖析程序。调试程序支持使用 JTAG 硬件调试程序和在在线运行时仿真中使用运行时调试功能块。Adelante 公司为专用执行单元和专用协处理器的开发、集成和验证提供设计服务。

　　AGERE系统公司的 DSP16XXX
　　Agere公司的 DSP16210 和 DSP16410 器件都使用 DSP16000 芯核，目标是供数字通信设备使用，因为这些数字通信设备均受益于具有可下载系统支持的大型片上 RAM。DSP16210 包括容量为 60k 字的双端口 RAM，能够在其代码/系数存储器地址空间和数据存储器空间中对容量高达 192k 字的外部存储器寻址。一个内部引导的 ROM 包括系统引导代码和硬件开发系统代码。该器件还包括一个位操作单元、一个双输入 40 位 ALU （具有加/比较/选择功能，用于提高信号编码效率和加速维特比译码）、一个有 3 个输入端的加法器（用于两个乘法器结果的单周期累加）。为了优化 I/O 吞吐量和减轻 DSP 芯核的 I/O 服务例行程序负担，两个模块化 I/O 单元管理简单的串行 I/O 端口和16位并行主机－接口外设。此外，这两个I/O单元在外设与片上双端口 RAM 之间透明地传输DMA。
　　DSP16410 的应用目标是通信基础设施，它具有 2 个 DSP16000 双 MAC (相乘－累加) DSP 芯核和增强型 DMA 功能。每个 DSP 芯核可以访问一个容量达 192k字节的存储区（总共 384K 字节），并共享一个用于处理器之间通信的 4k 字节存储区。DSP16410 的大容量片上存储器支持定点信号处理功能，其中包括均衡、信道编码、压缩和语音编码。一个集中式 DMA 单元支持外设到存储器和存储器到存储器的透明数据传输。DSP16410 包括一个支持 DMA 的 16 位并行端口，该端口能提供对所有 DSP 存储器的主机访问。此外，两个串行 I/O 单元提供 DMA 支持，可与时分复用（TDM）高速通道兼容，并对 m 律和 A 律压扩提供硬件支持。
　　寻址方式: DSP16000 芯核体系结构支持立即寻址方式、寄存器直接寻址方式、地址寄存器间接寻址方式和程序计数器相对寻址方式，以及寄存器加位移寻址和环形缓存寻址方式。
　　特别指令或集成化外设功能：特别指令是完成非线性算法（如正负号函数、A 律和 m 律变换、半波和全波整流和舍入）的算术指令、逻辑指令和移位操作指令以及位操作指令。位操作指令包括桶型移位、归一化和指数计算以及位字段的插入或提取。
　　开发支持: Agere 公司的 LUxWorks 支持 DSP16000 器件的开发。这种集成的系统级开发工具包括一个 C 语言编译程序、一个汇编程序、一个连接程序和一个仿真程序。硬件开发平台和在线仿真功能可通过 Agere 公司的 TargetView JTAG 通信系统来获得，从而可利用Agere 公司的 DART (实时数据访问)来实时收集数据。Agere 公司还具有优化的程序库，用以为有线网络和第 2 代、第2.5 代和 第3 代无线通信标准产品进行语音编码转换和回波消除。

　　模拟器件公司的 ADSP-21XX
　　所有的 ADSP-21xx 处理器都是源代码兼容的，都采用一种高级代数编程语法。包括多功能指令在内的所有指令都在一个时钟周期内执行。ADSP-21xx 处理器使用各自的程序总线和数据总线，处理 24 位指令和 16 位数据。这种更长的指令字使处理器能够使用比 16 位操作码更复杂和更强的指令集，而16 位数据字则可使处理器以较小的功耗比达到必要的动态范围。这些处理器都内含容量高达 2.4 Mb的片上SRAM，并集成有一个可编程 DMA 控制器，以使 I/O 吞吐量最大。ADSP-218x 支持容量高达 4 Mb的外部存储器，而 ADSP-219x 体系结构支持容量为 16 M字的外部存储器。所有的处理器支持与模/数变换器、数/模变换器和其他处理器连接的各种串行通信接口。
　　寻址方式: ADSP-21xx 处理器支持立即寻址、寄存器直接寻址、存储器直接寻址和寄存器间接寻址等方式。ADSP-219x 增加了寄存器寻址、修改后间接寻址、立即修改寻址以及直接和间接偏移寻址等方式。每个地址发生器支持多至 4 个循环缓存器，每个缓存器有 3 个寄存器。ADSP-219x 支持多达 16 个循环缓存器，每个缓存器使用一组数据地址发生器阴影寄存器和一组基址寄存器，以增大循环缓存的灵活性。
　　特别指令或集成化外设功能：ADSP-21xx 包括专用的循环硬件和一个"循环－直到"（"do-until"）循环指令，该指令支持迭代次数为 0 ～ 16,000 的循环或迭代次数无限的循环。ADSP-218x 通过其循环硬件支持 4 层嵌套，而 ADSP-219x 最多可支持 8 个循环。除了标准的算术指令和逻辑指令外，ALU 还支持除法基元。ADSP-219x 的程序序列发生器具有一个深度指数为 6 的流水线，支持延迟转移。ADSP-219x 的总线和指令高速缓存器提供的数据流可以保持连续的执行速度。

　　模拟器件公司的 ADSP-21XXX SHARC 系列
　　ADSP-21161N 是 SHARC 系列通用可编程 DSP 中的最新成员。它采用超级哈佛体系结构，并具有 SIMD (单指令多数据)功能和 SISD (单指令单数据)功能。SHARC SIMD 芯核有 2 个计算功能块，每个功能块都包括一个乘法器、一个 ALU、一个数据寄存器文件和一个能以 SIMD 方式并行处理的柱式移位器。该芯核包括一对数据地址发生器、独立的数据存储器总线和地址存储器总线、一个采用零系统开销循环的程序序列发生器、一个指令超高速缓存器和一个计时器。在芯核全速工作时，I/O 处理器传送片上和片外数据。SHARC 系列的 DSP 集成了容量为 1～4 Mb的片上 SRAM、多达 4 个串行端口、6 个链路端口和 14 个零系统开销 DMA 通道、一个可与SPI 兼容的端口、一个 SDRAM 控制器、一个并行主机接口、集群多处理支持和一个具有片上仿真的 IEEE JTAG 标准 1149.1 测试接入端口。在程序存储器和数据存储器之间，可以选择两个独立的片上双端口 SRAM 块。独立的同步串行端口以时分复用多通道方式工作，而在 ADSP-21065L 和 ADSP-21161 上则以 I2S 方式工作，I2S方式对于音频设备十分有用。
　　寻址方式: ADSP-21000 SHARC 系列 DSP 支持绝对和相对直接寻址、修改前和修改后寄存、立即值间接寻址以及模和位倒序寻址。双端口存储器可以独立地传输来自芯核和 I/O 端口的数据。在一个周期内，3 条片上总线可传输来自芯核的 2 个数据和来自 I/O 端口的一个数据。
　　特别指令或集成化外设功能: ADSP-21000 SHARC 系列采用分布式片上总线仲裁。这些器件允许你最多并行连接 6 个处理器 (ADSP-21065L并行连接2 个处理器)，外加一个主机。所有的 SHARC 指令在一个周期内执行。特别指令包括位操作、除法迭代、求平方根的倒数、条件子程序调用、具有零系统开销循环的单重复和块重复、求两个数的平均数、为实现定点和浮点变换所实施的位插入和位抽取以及大多数指令的有条件执行等指令。SHARC 支持 IEEE-754 单精度浮点格式、32 位定点格式和提高精度的 40 位扩展IEEE格式。

　　模拟器件公司的 ADSP-215XX BLACKFIN 系列
　　Blackfin 系列 DSP 具有双 MAC （相乘－累加）单元、300 MHz 时钟频率和用于平衡系统性能和功耗的动态电源管理功能。这种改进的哈佛体系结构芯核，将信号处理功能和控制处理功能合并到一个单指令集体系结构中，从而大大方便使用高级语言（如 C/C++ 语言）来编制程序。DSP 芯核的功能块和功能包括 2 个 16 位 MAC 单元、2 个 40 位 ALU、4 个 8 位视频 ALU、一个桶型移位器，再加上 8 个 32 位数学寄存器，这些寄存器可以支持 8/16/32 位整数型数据和 16/32 位分数型数据。 4 个 8 位视频 ALU 可以寻址包括 MPEG-2、MPEG-4 和 JPEG 在内的若干多媒体算法，使一个处理器可以同时处理音频、视频、图像和数据四种信息。ADSP-21535 旨在用于下一代数字通信系统和因特网设备，而 ADSP-21532 则旨在用于消费类多媒体系统。
　　Blackfin 系列的 DSP 支持用户和管理器两种模式、字节寻址、存储器保护和一个正交 RISC 指令集。Blackfin 系列的所有 DSP 都支持一个分级的和可配置的存储器模型。L1 存储器在物理上与芯核挨得最近，以便能实现最高系统性能。LI存储器既可配置为 SRAM，也可配置为高速缓存器。L2 存储器具有更大的存储空间，适合于大量存储指令或数据。另外，动态电源管理使设计师能够动态地改变 DSP 芯核的工作频率和电压，优化功耗分布，从而对功耗进行上下文有关的控制。
　　寻址方式: 所有的 Blackfin 系列处理器都支持 DSP 寻址方式和通用寻址方式,其中包括间接寻址、变址寻址、自动递增或递减寻址、后自动递增寻址和位倒序寻址等方式。4 组变址、基址、长度和地址修改寄存器，使每个数据地址发生器可以最多循环（模）缓存 4 个缓存器。此外， 8 个 32 位寄存器可用于 8 位、16 位和 32 位数据的通用寻址。
　　特别指令或集成化外设功能：Blackfin 指令集包括适用于视频和下一代通信算法的特别指令。视频像素处理指令包括若干用于求和一绝对差、求平均数和压缩解压缩等的四字节操作。通信算法除了使用加/比较/选择或矢量运算外，还可以使用具有舍入和饱和选项的双MAC指令。

　　模拟器件公司的ADSP-2199X
　　ADSP-2199x 系列包括高性能的混合信号 DSP，其代码与 ADSP-219x 处理器完全兼容。这些器件将混合信号部件，如高分辨率模/数变换器，与各种外设部件集成在一起构成单芯片器件，拟应用于嵌入式信号处理和控制设备，例如工业测量和控制设备、高端伺服马达驱动装置、不间断电源、高端开关电源、光网络控制设备和智能传感器接口。
　　ADSP-21990、ADSP-21991 和 ADSP-21992 将一个工作频率高达 160 MHz 的 16 位 ADSP-219x 芯核与一个容量为 4k～32k 字的程序存储器、一个 4k～16k 字的数据存储器以及一个 8 通道14 位模/数变换器芯核集成在一起。模/数转换器配有用于两个采样保持放大器，用于同时采样，采样频率为20Ms/s。外部存储器接口能够直接访问容量为 1 M字的外部存储器，以便扩大程序存储器或数据存储器，或两者都得到扩大。ADSP-2199x DSP还可在工业温度范围内和汽车温度范围内（仅 ADSP-21992）使用，它们有 MBGA 和 LQFP 两种封装形式。
　　寻址方式：与 ADSP-219x 产品一样，ADSP-2199x 产品支持立即寻址、寄存器直接寻址、存储器直接寻址、寄存器间接寻址、间接修改后寻址、立即修改寻址以及直接和间接偏移寻址等方式。ADSP-2199x 最多支持 16 个循环缓存器，每个循环缓存器使用一个数据地址发生器阴影寄存器和一组基址寄存器，以增大循环缓存的灵活性。
　　特别指令或集成化外设功能：ADSP-2199x 器件共享 ADSP-219x 芯核的全部体系结构特点和特别指令。这些产品的关键集成外设是高性能 14 位模/数变换器。嵌入式控制外设包括一个三相脉宽调制 (PWM) 发生器、一个 32 位 增量编码器接口、两个辅助 PWM 输出端、一个看门狗计时器以及通用外设，如计时器，数字 I/O 线、串行通信控制器和可编程中断控制器。另外，这些器件还包括一个片上精密电压基准和一个集成的通电复位电路。

　　模拟器件公司的 ADSP-TS101 TIGERSHARC 系列
　　ADSP-TS101S TigerSHARC 系列DSP 是一种浮点 DSP，拟应用于多处理设备和第 3 代无线通信基础设施。这种静态超标量体系结构把 DSP、RISC 和 VLIW 三者的最佳功能组合起来，成为一种高性能 DSP 体系结构。这些功能包括装入/存储体系结构、转移预示、大型互锁寄存器文件、快速数学计算、位倒序、零系统开销循环、采用 DMA 的背景数据移动、 1～4 个字的指令宽度。TigerSHARC 系列器件中的 2 个计算功能块支持 1 位、8 位、16 位和 32 位操作。每个计算功能块包括一个有 32 个条目的寄存器文件、一个 ALU、一个乘法器和一个移位器。它可以在一个周期内执行两次 32 位浮点 MAC 运算、8 次 16 位 MAC 运算（累加运算为 40 位） 或2次 16 位 复数 MAC 运算。在一个周期内，该器件可以对 各种8 位数据进行多达 32 次数学运算。三条 128 位总线支持 TigerSHARC 的 3个片上存储器，总容量达6 Mb。在一个给定的周期内，该处理器可以提取 4 个 32 位指令字，并能将 256 位数据装入寄存器文件或将它存储在存储器中。
　　寻址方式：除了 2 个计算功能块外，TigerSHARC 还有 2 个整数 ALU。它主要是将这两个ALU 用来生成数据地址，每个ALU包括一个 32 位 ALU 和一个全正交 32 字寄存器文件。这两个ALU每个周期生成一个地址，使该器件能将 2 个 128 位长的字发送到每个计算单元。这些单元还支持地址前和地址后的修改、循环缓存以及位倒序，而不必使用额外的周期。
　　特别指令或集成化外设功能：针对第 3 代无线通信基带信号处理加速符号速率和芯片速率 (chip-rate) 处理的特别指令，包括一种用于芯片速率处理的复数 MAC 运算和用于信道译码算法的加/比较/选择运算。外设包括 4 个双向链路端口、一个 14 通道 DMA 控制器和一个宽度为 64 位的外部端口。这一外部端口包括一个 SDRAM 控制器、一个主机接口以及对多达 8 个 TigerSHARC 进行无胶合多处理的支持。 4 个链路端口是宽度为一个字节的接口，可在时钟脉冲的上升沿和下降沿发送数据，并利用环形和二维网格多处理配置提供第二种多处理方法。
　　开发支持：CrossCore 开发部件包括 VisualDSP++ 软件开发环境、EZ-Kit Lite 评估系统、仿真程序和 DSP/数学库。VisualDSP++ 是一种集成软件开发环境，包括汇编程序、C/C++ 编译程序、连接程序、调试程序、归档程序、用于创建可引导图像的加载工具、VDK (VisualDSP++ 内核)、高级绘图工具和统计剖析。EZ-Kit Lite 评估系统通过增加 JTAG 在线仿真来支持扩展。仿真程序适用于串行端口、PCI 和 USB 主机平台。VisualFone 是一种开发系统，用来开发基于 SoftFone 的产品。TTPCom 公司提供了针对 SoftFone 的一整套 GSM/GPRS 协议栈。

　　ARC 公司的ARCTANGENT 系列
　　ARCtangent-A4 和 ARCtangent-A5 芯核是可综合的、用户定制的 32 位 RISC 处理器 ，具有可供选用的DSP 扩展功能。开发人员可以增加扩展指令，配置高速缓存器，集成外设，利用 ARChitect 配置工具增加 DSP 扩展功能。ARChitec配置工具是一种图形设计工具，可生成 RTL 文件和综合原程序。ARCtangent-A4 采用一个 32 位长的指令集，而 ARCtangent-A5 则使用 ARCompact 16/32 位指令集，这种指令集可以自由地混用 16 位和 32 位指令，以提高代码密度，而又不损害横式转换。这两种芯核都可与工业标准工具综合在一起，并可以移植到任何芯片代工厂或加工工艺中。集成的 RISC/DSP 芯核使程序员能够使用一种工具链来开发 RISC 和 DSP 软件。
　　寻址方式和处理方式：ARCtangent 可以支持多达 4 个容量为 512 B～16KB的 XY 存储体，并有一个用户可扩展的寄存器文件。XY 存储器用的地址发生器支持模寻址和位倒序寻址，这些寻址均采用可变偏移预递增和后递增方式。
　　特别指令或集成化外设功能：DSP 的特点包括 16×16位、24×24 位和双 16×16 位 MAC运算（其中 8 个保护位用于累加器）、饱和加和减指令、分式算术运算、归一化（求第一位）、交换、求最小/最大值、32×32 位桶型移位器、32×32 位乘法器和零系统开销循环。指令集是有条件的，用户定义的条件代码有16个之多。开发人员还可以配置和扩展指令集，使专用设备的性能达到最佳。
　　开发支持：ARCtangent RISC/DSP 出售时附带提供 RTL 源代码、内容广泛的文档、ARChitect 工具、MetaWare C/C++ 编译程序和 SeeCode 调试程序、可以从C/C++ 程序中调用的汇编语言 DSP 功能库、客户培训以及技术支持。这种单一工具链既支持 RISC 软件开发，又支持 DSP 软件开发。ARC 公司还提供经预先验证的集成外设知识产权芯核，其中包括 USB、以太网和驱动软件，Precise/MQX RTOS，网络协议栈，以及适用于垂直销售的消费类设备和通信设备的软件。第三方的支持包括 Corelis 公司 (www.corelis.com) 和 Ashling 微系统公司 (www.ashling.com) 提供的仿真程序支持，以及 Denali 公司 (www.denali.com) 提供的存储器系统支持。

　　BOPS 公司的MANARRAY 系列
　　ManArray 是完全可升级、配置和综合的DSP体系结构，这种结构可编程和可重复使用于通信设备、移动多媒体设备和无线设备。每一个专用系列均能对其所适用设备的成本、功耗和性能三个方面进行折衷权衡。MoCARay 配置旨在用于软件定义的第2代、2.5 代和 3 代三种模式手机中进行 GPRS/EDGE （改进GSM的通用分组无线电业务／提高的数据速率）第一基带层处理和 Turbo 编码译码处理，前者的功耗小于20 mW，后者的功耗小于50 mW。MICoRay 配置旨在用于智能电话机和 PDA中，为高质量视频会议进行全双工 MPEG-4 CIF 编码解码处理，而功耗不到100 mW。WirelessRay 配置的应用目标是无线局域网设备中，按照 802.11a、802.11b和802.11g等标准进行物理层处理，而功耗小于70 mW。
　　寻址方式：BOPS 公司的体系结构支持 SIMD（单指令多数据），MIMD (多指令多数据) 和 SMIMD (同步多指令多数据) 运算。一个可完全编程、完全模式化、完全可升级的 DMA 引擎支持为满足高性能可升级 DSP 芯核的计算要求而必须使用的寻址方式和数据流管理。
　　特别指令或集成化外设功能：每个系列拥有一个适用于移动无线、移动视频或高性能流媒体等设备的增强型指令集。你可以轻松地将所有的功能--从 RISC 协处理器到简单的 PCI 接口--都集成到 BOPS 公司的片上系统中。
　　开发支持：BOPS 公司的软件开发工具包将应用软件编制人员、单片系统设计师、固件设计师和系统设计师使用的工具都集成到一个开发环境中。Jordan 和 Travis 两种评估板使设计师可以评估 ManArray 体系结构并使用基于 ManArray 的 DSP 芯核系列来开发单片系统。BOPS Halo 并行 C 语言编译程序使程序员可以自动地利用 ManArray 体系结构的包括分组数据、处理器阵列和间接 VLIW在内的 3 级并行性来加快软件开发进度。

　　CHIPWRIGHTS公司的 CW4011和CW4511
　　CW4011 可视信号处理器采用一种高性能低功耗体系结构，利用数字信号处理算法来处理需用 SIMD/VDIW (单指令多数据/超密集指令字) 体系结构处理的成像数据，将 8 个并行的 DSP 执行单元和一个 RISC 处理器集成在同一个芯片上。每个 DSP 单元都可生成自己地址存入存储器，以保持处理能力。DSP 阵列可通过一条 128 位的总线来并行访问容量为 128KB 的多存储体 SRAM。CW4011 一般充当系统控制器的角色，但是也可以作为协处理器来连接多个 8 位和 16 位微控制器。你可以通过集成视频端口连接多个 CW4011，从而组成一个适用于图像处理的分布式多处理器系统。
　　CW4511 是在 CW4011 基础上增加了若干 I/O 功能，如 USB、LCD 输出和供 NTSC 或 PAL 制电视输出用的 3 种数/模变换器，从而可应用在数码相机中。CW4511 让你只用一块超大规模集成芯片就可以实现包含图像处理算法、存储器控制和其他常规功能的数码相机。CW4011 和 CW4511 可以在最大频率下实现每秒 75 亿次 MAC运算，而功耗不到 500 mW。这些处理器能以大于 30 帧/秒的帧频实现 CIF 级 MPEG-4 编码，以大于 15 帧/秒的帧频实现 VGA 级编码，并以大于 2000 万像素/秒的速率实现JPEG压缩。
　　寻址方式和处理方式：该处理器系列采用一些特殊的寻址方式，其中包括跨距访问和分散－集中存储器访问，从而支持窄数据设备，如成像设备。芯片中的每个并行处理器可以在一条指令中对一个32位程序选段、两个 16 位程序选段和四个 8 位程序选段进行算术运算。
　　特别指令或集成化外设功能：该处理器系列包括成像用的一些特别指令，其中包括一条求点积指令和一条和一绝对差之和指令。配备有 256 字节 FIFO 缓存器的 16 位视频输入和输出端口，可以支持速度为 50 兆字/秒的并行数据传输。CW4511 包括各种集成的外设，其中有 USB 控制器、LCD 输出和供 NTSC 或 PAL 制视频信号输出用的三种数/模变换器。
　　开发支持：Metrowerks 公司 (www.metrowerks.com) 的 CodeWarrior 集成开发环境支持 CW4011 和 CW4511的开发。这些工具包括一个汇编程序、一个 ANSI C 语言编译程序、一个连接程序、一个仿真程序和一个剖析程序，它们全部在一个使用方便的集成软件包中。由于用户界面与 CodeWarrior 所支持的其他产品的界面完全一样，以前使用过 CodeWarrior 的工程师就可立即使用这种工具的 ChipWrights 版本。

　　CIRRUS LOGIC 公司的 CS494XX
　　CIRRUS LOGIC 公司的 CS49400 DSP 系列包括一个用于音频标准译码的前端 24 位 DSP 和一个用于脉码调制后处理的 32 位后端 DSP。它具有一个专用的多标准译码器、关键的外设以及在一个片上 X、Y 和程序存储器，从而适用于数字娱乐产品，如音频－视频接收机、外接译码器、DVD 接收机、DVD 音频/视频/SACD （超级音频光碟）播放机和汽车娱乐系统等。该器件可支持多通道 DTS 96/24、杜比数字、AAC 以及 THX Ultra2 影院，而无需额外的逻辑电路或存储器。它还支持客户软件安全密钥。
　　特别指令或集成化外设功能：除了配置两个 S/PDIF （索尼/飞利浦数字接口）发送器以及串行和并行主机接口之外，CS49400 还包括 8 通道音频输入端和 24 位脉码调制输出通道。
　　开发支持：CS49400 具有一个音频框架，其中包括可定制的程序编制、经过认证的音频译码器以及适用于DTS 96/24、杜比数字、AAC 和 THX 的声音增强程序。 Cirrus 公司的软件库还支持老式音频译码器。

　　CLARKSPUR公司的 CD2450 和 CD2480
　　可配置处理器 CD2450 芯核具有可选择的数据通路精度、寄存器组存储容量和中断结构。存储器可以在芯片上也可以在芯片外，可以是ROM和RAM，具有不同的存储容量和速度。外设接口电路支持通用的功能和协议，也可重新配置以满足应用系统的要求。Clarkspur 公司定制设计所有的模块，以适应版图布局紧凑、互连延迟最小的要求。所有的数据通路单元都可配置得达到 16 ～24 位精度。乘法器采用两级流水线设计，每 20 毫微秒得到一个 31 位乘积， X 和 Y 寄存器中新自变量的等待时间为 40 毫微秒 。ALU 是全功能单元，可用 32 位累加器 ACCH 和 ACCL 完成双字加减运算。移位器 SHIFT 可以在 b ALU 输入寄存器中实施一字节范围内的向左逻辑移位和向右算术移位。
　　两个数据存储器包括两组地址指针寄存器，每组有 4 个寄存器。你可以改变地址指针，指针能够在任意大小的缓存器中循环。每组中有一个寄存器担当程序指令的堆栈指针。RAM0 中的堆栈负责处理中断。 3个中断是芯核的系统功能的一部分。它们采用 3 级优先结构，你可以通过接口模块或者通过外部系统信号在内部使用这些中断。用户定义的两个输入和两个输出也可以通过非中断编程的传输来处理系统信号。
　　CD2480 是 CD2450的增强版本，拟应用于浮点运算量大的音频压缩设备，如 AAC、MP3和 CELP （代码激励的线性预示）。芯核保持常用的 16 位指令位宽度，但增加了一个 24 位数据宽度的体系结构、一个强大的桶型移位器、归一化装置/解归一化装置、增强型 RAM 指针修改功能、双循环重复指令、单周期流水线乘法以及双字长指令中的单周期运算。
　　寻址和处理方式：CD2480 支持单字运算或双字运算。
　　特别指令或集成化外设功能：芯核包括任选的霍夫曼解码器指令。
　　开发支持：Clarkspur 公司提供一个汇编程序、一个连接程序、一个仿真程序、一个基于个人电脑的软件调试程序和演示板。FPGA 上的仿真板只能按低速 (25 MIPS) 运行。Archelon 公司 (www.archelon.com) 提供一个 META-C 编译程序，它可以使用 Clarkspur 公司的代码表来开发软件。

　　DSP 体系结构公司的 DSP24
　　用于频域信号处理和图像处理的高性能 DSP24 阵列处理器芯片及其相关知识产权芯核，应用目标是对大数据阵列进行运算的各种设备。这是一种基于传送的处理器，每个功能对于一次完整传送有效。每个操作码可为多对数据完成一次传送所需反复进行的运算定义基本流程。该器件可为典型的阵列处理应用（如快速傅立叶变换（FFT））建立一个功能代码（例如，BFLY32）。然后，基数 32 蝶形运算将整个数据阵列记录入 DSP24，并对整个阵列实施蝶形运算。当你实现 DSP24 功能时，会出现等待时间，而当你在一个系统中使用它时，MMU24 会自动补偿等待时间。流水线脉动结构使你能够级联多个DSP24，以提高性能和增大基数。此结构能够对无限大的数据阵列进行高速运算，并支持增强型只读快速傅立叶变换、双长度快速傅立叶变换、双快速傅立叶变换和堆栈快速傅立叶变换，以减小延迟。
　　寻址和处理方式：DSP24 寻址方式包括位倒序、只读快速傅立叶变换寻址、快速正弦/余弦、抽取、插入、模递增/递减、阵列填补、零填充、基数 2 到 1024 的模式，以及参数化的用户序列。
　　特别指令或集成化外设功能：DSP24 包括基数 2 到基数 1024 的指令、有限脉冲响应和矩阵乘法。它可以实施无系统开销的窗口功能和滤波器/图像乘法，并使用 5 个双向数据端口在任意端口之间建立数据路由。
　　开发支持：DSP24 和选购的 MMU24 软件开发工具包，配有 C 语言模型和任选的 VHDL 模型。DSP 体系结构公司提供 DSP24-EVM 评估模块。Valley 科技公司 (www.valleytech.com) 提供电路板产品和模块产品，其中包括 VectorWare 语言。
　　Equator科技公司的 BSP-15 和 MAP-CA
　　BSP-15 处理器是一种 4 发指令 (four-issue) 的超级流水线 VLIW 体系结构，它包括 4 个整数型 ALU、2 个 64 位 SIMD ALU 和 2 个 128 位 SIMD （单指令多数据）ALU。该处理器有 32 个 1 位预示寄存器、8 个 128 位寄存器和 128 个 32 位寄存器，并可将 32 位寄存器配对成 64 位寄存器。BSP-15 处理器系列拟应用于视频和图像处理设备，并与公司的 MAP-CA 芯片反向兼容。BSP-15 可以支持最高达 500 亿次运算/秒、80 亿次 MAC 运算/秒和160 亿次 SAD （求绝对差之和）运算/秒三种运算速度，以及最多 6 个 MPEG-2 D1 译码器。
　　Equator公司的 MAP-CA BSP (宽带信号处理器) 芯片是百分之百可用 C 语言编程的，它应用于消费类电子设备中。这种 VLIW 芯核包括设置在两个集群上的 4 个执行单元（用于指令级的 VLIW 并行处理）、本机 SIMD 运算、一个四路组相联并且无阻塞写回高速缓存器和一个两路组相联指令高速缓存器。在完成普通媒体处理任务（如移动估测）的同时，MAP-CA 芯片能够完成每秒 300 亿次运算。Equator公司把 MAP-CA 处理器设计得可在1.8V芯核电压下工作，而输入/输出为3.3V。MAP-CA 处理器的功耗为 2.5～6W，视处理器的速度和应用场合而定。MAP-CA 处理器采用 352 个引脚 BGA 封装。
　　该处理器以压缩格式存储指令，并通过一个容量为 32KB的两路组相联指令高速缓存器，将指令提供给 VLIW 处理器，缓存器采用 LRU（最近最少使用的）替换策略。它通过一个容量为 32k 字节的四路组相联、4 存储体交叉存取数据高速缓存器，将数据提供给VLIW处理器，缓存器采用LRU替换策略。指令存储器管理单元、数据存储器管理单元和DMA 存储器管理单元是分开的，各有一个完全组相联的、16 个条目的转换旁视缓存器，起存储器保护作用。芯片外存储器通过一个无胶合 64 位 SDRAM/SGRAM 接口相连接，可支持容量高达 128 MB的外存储器。BSP 处理器系列是百分之百可用 C/C++ 语言编程的，从而使设计师可用Equator公司的优化编译程序，将新的和改进的视频压缩算法移植到 BSP-15 处理器平台。一块 BSP-15 芯片可以代替多个固定功能的器件，如硬接线的 MPEG 芯片。
　　这种可变长度编码器/解码器协处理器，配置有 4KB指令存储器和 4KB数据存储器，可以解除VLIW 芯核的位串行任务，而处理可变长度编码/解码。借助于 6k字节的行缓存器，这种视频滤波器协处理器可提供最多 4 个垂直抽头滤波器和 5 个水平抽头滤波器。DataStreamer 是一种配备有 8KB缓存器的 64 通道 DMA 控制器，具有很高的数据吞吐量。显示器刷新控制器提供色彩空间转换、调色表查询和硬件光标功能。一个 DES （数据加密标准） 协处理器加速 DES 加密和解密。
　　特别指令或集成化外设功能：专用视频指令可以加速视频处理，而专用音频指令可高效实现映射。格式可编程的 64/32 位 SDRAM 控制器，不需要附加的胶合逻辑。PCI 总线可与 3.3V、33/66 MHz、32 位 PCI 修改版 2.2 相兼容，并包括一个内部主机仲裁单元。集成的外设接口包括一个 IIC (集成电路间) 串行 I/O 总线控制端口、闪速 ROM 控制器、S/PDIF (IEC958) 和 IIS 串行音频 I/O 端口、一个 8 位 ITU-T BT.656 视频编码器输出端口以及若干控制信号，这些信号供外部视频 VCXO 计时控制环路用来恢复 MPEG 传输时钟。可编程 SVGA 显示器刷新控制器可进行 24 位（8 位乘以 3） 135MHz 数/模转换。该器件还包括 2 个多用途端口，每个都可用作 ITU-R BT.656 视频解码器端口或传送通道接口端口。
　　开发支持：Equator公司的 6.0 版 iMMediaTools 软件开发工具包，使设计师能够利用运行 Linux 的 BSP-15 芯片来开发利用以视频为中心的设备。Equator公司及其软件合作伙伴提供各种视频产品和编解码器，其中包括MPEG-2、MPEG-4、H.263、H.264、MJPEG、Windows Media 9 系列、RealVideo9、DivX、MP3、AC3、AAC 和其他专有低位率流式传输视频编解码器。他们还提供数字安全与监视设备的参考设计，其中有数字录像机、IP 相机、运动检测设备、运动跟踪设备、生物测量设备和相机稳定设备等。
　　Tetra 硬件平台用 BSP 处理器来支持快速的样机研发，BSP处理器是供 IP 智能相机、数字录像机或基于 IP 协议的因特网流式传输视频设备用的。模块化设计包括 Tetra CPU 板、供附加模块使用的开放式外设接口和附加的"个性化"模块。Tetra CPU 板的尺寸为 2.75×4 英寸，用来支持那些占用面积很小的硬件参考设计。
　　宽带视频点播基准平台供具有因特网接入和内容保密功能的低位率视频点播系统使用，它可以低于 1Mb/s速率传送 DVD 质量的视频信号。多格式高清晰度 DVD 播放机/录像机的参考设计可以支持普通电影、因特网和 DVD 视频三种格式，其中包括微软公司的 Windows Media 9 系列，标准清晰度和高清晰度的编码和解码。

　　EVATRONIX 公司的 C32025TX
　　C32025TX 是一种 3 级流水线 16 位定点 DSP 芯核，它实现与TI公司 TMS32025相同的指令集，提供相同的中断、串行接口和计时器，并在一个时钟周期内执行大多数指令。C32025TX 是一种用以实现ASIC和FPGA的无微代码的设计，它可避免内部出现三种状态，与时钟脉冲上下沿严格同步，并同步复位。C32025TX 可实现哈佛体系结构，并可为全速执行保持两条独立的程序总线和数据总线。程序总线传送指令和立即操作数，而数据总线连接各个部件并在任何数据存储器空间之间传送数据。这两条总线都为单时钟 MAC 运算传送数据。
　　寻址和处理方式：C32025TX 支持存储器直接寻址方式、间接寻址方式和立即寻址方式。直接寻址方式使用 9 位页面指针和指令字的 7 个最低有效位。间接寻址方式和采用反向进位传送的运算，均使用 8 个 16 位寄存器和 1 个 16 位辅助寄存器算术单元。立即寻址方式使用紧随指令字后的一条16 位长的指令。
　　特别指令或集成化外设功能：指令集和控制信号支持块存储器传送、与速度较低的芯片外器件的通信以及多处理实现过程。大多数指令支持适用于块移动、MAC运算、I/O 传送以及表格读写的重复方式。C32025TX 包括单时钟 MAC 指令、2 个大型片上 RAM 块、8 个配备专用算术单元的辅助寄存器、一个串行接口和一个硬件计时器。C32025TX 有一个 16 位再装入计时器和一个供直接编解码器接口使用的同步串行端口。

　　EVATRONIX公司的 C56000
　　C56000 是一个 3 级流水线 24 位定点 DSP 芯核。其高效的修改型哈佛体系结构利用独立的 X/Y 存储器访问来达到高精度和高性能。C56000 执行的指令集和提供的外设和中断，都与工业标准芯核 DSP56002 完全一样。该体系结构保持独立的两条数据总线和一条程序总线来实现全速执行，从而能最大限度地提高处理能力。两条时钟周期算术指令、3 个片上 RAM 块、一个配置 24 个专用寄存器的地址生成单元、2 个全双工串行接口、1 个硬件计时器和 1 个主机接口，所有这些配置使得该处理器非常适合于进行数据密集的信号处理。地址生成单元、程序控制单元、ALU、存储器和外设组件可与利用先进的总线系统的其他单元并联运行，也可独立地运行。指令的预取出、24×24 位乘法、56 位加法、两次数据传送和两次地址指针更新等均可在一个指令字周期内完成。
　　寻址和处理方式：C56000 DSP 有 8 组 16 位寄存器，每组各有 3 个寄存器，即地址寄存器、偏移寄存器和变址寄存器。它支持直接、间接和立即三种寻址方式，并且利用线性、模和反向进位等运算得到各种间接寻址方式。在每个指令周期中，它为程序存储器和 X/Y 数据存储器空间完成两次 16 位地址计算。
　　特别指令或集成化外设功能：C56000 的大多数算术指令采用并行传送。该芯核支持嵌套循环，可以按照规定次数重复执行某条指令或某个指令块。它执行带有舍入的单周期 MAC指令。SCI 端口和 SSI 端口支持直接编解码器接口，与 24 位计时器并联的 24 个通用 I/O 引脚可使该 DSP当作一个微控制器来使用。
　　开发支持：这些 DSP 芯核与一度广泛使用、后被TI公司和摩托罗拉公司淘汰的芯片所采用的指令集体系结构相兼容；因此，设计师可以用为这些体系结构生成代码的编译程序和汇编程序来开发这些芯核用的软件。其中一些芯核包括第一硅系统公司 (www.fs2.com) 的片上仪器。片上调试支持模块是一种JTAG 可接入的插件，它可控制处理器 (修改任何寄存器，执行任何指令，并按步进方式运行它)，并可在任何指令或者数据上设置断点。Signum 系统公司 (www.signum.com) 的在线仿真程序支持以 100 MHz 速率快速调试 R80515，并具有实时跟踪模式和对存储器和寄存器的实时查视功能。

　　日立半导体公司的 SH-DSP 系列和 SH3-DSP 系列
　　SH-DSP 系列中的处理器(SH7616、SH7622 和 SH7065)，将一个 32 位 RISC CPU 和 一个 16 位整数型 DSP 单元组合成一个芯核。16位整数型 DSP 单元执行单周期 16×16 整数乘法，并对其运算实施多任务处理。日立公司的 SH7616 是一个 CMOS 单芯片微控制器，它集成有由两个 2KB FIFO 存储器支持的 10/100 Mbps 以太网控制器和一个多通道 DMA 控制器，拟应用在以太网设备中，如网络视频设备/打印机、网络终端和管理处理器。SH7065 集成有容量为 256KB的片上闪存。
　　SH3-DSP 系列中的处理器(SH7727 和 SH7729R)将一个 32 位 RISC CPU 和 16 位整数型 DSP 单元集成为一个采用 4 总线结构的多任务处理芯核，可供 Web/Smartphone、手持式个人电脑、因特网终端/IP传真、数码相机以及保密终端等使用。SH3-DSP 器件包括容量为 16KB的 X/Y RAM、容量为 16KB的超高速缓存器 (第 2 和 3 路可以锁定)、用于无胶合 SRAM 的总线状态控制器，以及片上 JTAG 和实时指令跟踪调试模块。SH7729R 包括数据保护和虚拟存储器。
　　寻址方式：这些器件支持直接和间接寄存器寻址、递减前或递增后间接寄存器寻址、带位移的间接寄存器寻址、间接变址寄存器寻址、偏移式间接全局基址寄存器寻址、间接变址全局基址寄存器寻址、偏移式间接程序计数器寻址，以及与程序计数器相关的立即寻址。
　　特别指令或集成化外设功能：SHDSP 和 SH3-DSP 使用一个 16 位和 32 位指令集，该指令集支持单周期乘法/加法、与操作数无关的并行传送、DSP 数据通路指令的有条件执行、微控制器指令中的多精度算术，以及单周期指数检测。（DSP运算都采用 32 位指令。）
　　SH7622 SH-DSP 芯核器件包括高速片上 USB。SH3-DSP 器件包括一个存储器管理单元、一个计时器、一个实时时钟、一个中断控制器和一个串行通信接口。SH7727 包括支持总线主控器功能的USB 主机控制器和 LCD 控制器。SH7729R包括红外通信、模/数变换器、数/模变换器和电源管理单元等。
　　开发支持：日立公司和第三方提供评估工具、仿真程序、姐妹芯片、参考设计平台、软件板支持、RTOS、中间件和应用软件包。日立公司为应用于包括 G.729、G.725 和 G.723 在内的电话设备的SH-DSP 和 SH3-DSP 提供中间件。

　　HYPERSTONE 公司的 E1-16XSR 和 E1-32XSR
　　HYPERSTONE 公司的 E1-32XSR 是适用于数码相机的单芯核 RISC/DSP。包括 DSP 指令在内的全部指令都采用 RISC 原理。在 ALU、DSP 和加载/存储单元之间实行并行操作。HYPERSTONE 公司是将该芯核作为静态设计来实现的，该芯核的工作速度可高达 220 MHz，耗电为 40 mA。其体系结构包括 SDRAM、EDO RAM、闪速存储器、I/O 总线接口、片上锁相环、16KB SRAM和一个计时器。如果需要，还可提供各种变型。总线接口提供 4 个外存区，每个外存区的容量为1GB，并具有各自的总线宽度和总线计时。你可以通过软件来控制片上锁相环，从而可在一个周期内使速度增减16倍之多。
　　寻址和处理方式：该芯核的所有指令都建立在 RISC 处理器所采用的加载/储存原理的基础上。它支持子字处理，即某种"简单 VLIW (超长指令字)" 原理。
　　开发支持：基于Windows系统和基于 Linux系统的开发工具都有货供应。嵌入式 Linux 是被支持的操作系统。一个合作伙伴网络提供各种服务和功能，其中包括 ASIC 设计和蓝牙 IP。

　　IMPROV 系统公司的 JAZZ
　　Jazz DSP 可配置的VLIW (超长指令字) 体系结构，包括重叠数据通路、分布式寄存器系统、代码压缩和电源管理等。该体系结构使设计师可以定制处理器的计算资源和指令集。设计师可以定制 Jazz PSA (可编程系统体系结构)，以优化关键的应用算法。Jazz PSA 定义的一种处理平台包括多个 Jazz 处理器、非易失性指令存储器、可配置的 I/O 接口和对 μ 任务处理的硬件支持。该 DSP 芯核体系结构有利于设计的快速修改，不会损害验证的完整性和处理器的工具链。Jazz PSA 的规模不一，小到一个 Jazz DSP 芯核，大到拥有多个互相连接的独特处理器的系统级平台。正交存储器结构使该器件能够独立地映射、寻址和配置指令存储器空间和数据存储器空间，以符合数据和指令的宽度和大小。
　　寻址和处理方式：所支持的标准寻址方式包括直接寻址、间接寻址、变址寻址、立即寻址、偏移寻址、位倒序寻址、位倒序变址寻址、向量变址寻址和递增后寻址等。一种轮询方式支持循环缓存器。
　　特别指令或集成化外设功能： 特别指令支持单周期内置式库功能以实现通用信号处理数据变换，而一组任务控制指令支持 PSA 中的独特 μ任务调度。
　　开发支持：Jazz DSP 支持用以定制该处理器的计算资源和指令集的灵活设计方法。开发工具链包括一个集成开发环境 (IDE)、编译程序、汇编程序、指令集仿真程序、剖析程序、调试程序以及 FPGA 仿真支持。Jazz PSA Composer工具套件在一个图形设计环境中支持处理器的定制。Jazz PSA 标准工具套件支持针对特殊处理器配置的编程，这样设计师就不需要定制的编程工具。
　　Improv公司的Rehearsal板提供了一种近似实时的系统，以便设计师运行Jazz PSA 芯核配置，并验证设计师所定义的 DSP 是否能与整个系统的其他单元一起工作。Improv 公司提供了成套平台解决方案，这些方案是一种硬件和软件部件（如定制的 Jazz DSP、应用软件和参考设计）的集合，适用于面向应用的 SOC (单片系统) 的开发。Acappella 是一系列按应用优化的硬件和软件，适用于语音的分组传输设备。为了更好地满足资源受限的设计需要， Easy Jazz 工具包提供成套应用软件、硬件集成块和验证代码。

　　LSI 逻辑公司的 ZSP400、LSI402ZX 和 LSI403LP
　　ZSP400 是一种双 MAC单元、4 发指令超标量处理器体系结构，采用一个 16 位指令集和双 16 位算术运算。你可以将双 16 位算术运算合并，以提供高精度的 32×32 位单周期乘、加运算，支持高分辨率的音频和多媒体设备。ZSP400 可实现一条 5 级4 路超标量流水线，一次可以处理多达 20 条指令。处理器的执行单元包括 2 个ALU。
　　LSI402ZX 是一种高性能 16 位定点 DSP 芯核，适用于语音网络传输 (voice-over-network) CPE/IAD（客户单位设备/集成接入器件）设备、基础设施、无线基础设施和音频设备等。LSI402ZX 包括容量为 62k 字的指令 RAM 和容量为62k 字的数据 RAM。LSI403LP 是一种低功耗16 位定点 DSP芯核，适用于语音网络传输CPE/IAD 设备和音频设备。LSI403LP 具有容量为 16k 字的指令 RAM、16k 字的数据 RAM以及 16k 字指令配置存储器或数据配置存储器。一个 8 通道 DMA 控制器支持这两种器件，它将指令或数据传送到存储器或从中取出。
　　寻址和处理方式：ZSP400 提供两个独立启动的循环缓存器，并支持反向进位寻址。反向进位寻址是改变基址寄存器地址的另一种方式，可以加速快速傅立叶变换和类似运算，而这些运算需要按照反向进位方式修改下一个加载或储存地址。
　　特别指令或集成化外设功能：ZSP400 可以完成高效率维特比解码所需要的单周期加法－比较－选择运算。它还支持位操作、32 位算术运算、逻辑运算和双周期复数乘指令。LSI402ZX 和 LSI403LP 包括 2 个高速时分复用串行端口、一个 8 位 (LSI403LP) 或 16 位 (LSI402ZX) 主机接口端口、一个外存接口单元、一个 4 引脚 (LSI403LP) 或 8 引脚(LSI402ZX) 可编程 I/O 端口以及一个供程序下载和调试使用的 IEEE 1149.1 JTAG 端口。

　　LSI 逻辑公司的 ZSP500
　　ZSP500 是一种低功耗高性能双 MAC运算单元，采用 4 发指令超标量处理器体系结构，其指令集具有多种 DSP 功能。ZSP500 使用一个 16 位和32位指令集和双 16 位算术运算，你可以将双 16 位算术运算合并，提供高精度的 32×32 位的单周期乘法和加法运算，以支持高分辨率的音频和多媒体设备。ZSP500 可实现一条 8 级4 路超标量流水线，一次可以处理多达 32 条指令。处理器的执行单元包括 2 个 MAC 单元、2 个通用 ALU 和用于地址生成的 2 个专用 ALU。LSI500P 是一种硅片样机开发工具，内含 ZSP500 芯核、存储器分系统、容量为 256k 字的 SRAM以及一个集成AMBA/AHB 接口，该接口的 AMBA I/O 引脚既可使芯片外使用，也可连接到协处理器端口。
　　寻址和处理方式：ZSP500 既提供哈佛存储器寻址方式又提供统一的存储器寻址方式。ZSP500 支持多种变址寻址和位倒序寻址。反向进位寻址是改变基址寄存器地址的另一种方式，可以加速快速傅立叶变换和类似运算，而这些运算需要按照反向进位方式修改下一个加载或存储地址。
　　特别指令或集成化外设功能：ZSP500 包括一个协处理器接口，该接口使设计师能够给处理器增加多达256 条紧耦合定制指令，而且不影响处理器的基线数据通路。ZSP500 芯核包括一个可配置的存储器分系统，其数据存储器和程序存储器的容量可在每存储块 4k 字到每存储块 128k 字之间调节。ZSP500 配有一个 ARM ABMA/AHB 接口桥和一个带有样机的 AMBA/AHB 外设的基准系统。
　　LSI 逻辑公司的 ZSP600
　　ZSP600是一个高性能的四 MAC运算单元、6 发指令超标量处理器体系结构，使用一个 16 位和 32 位指令集和双 16 位算术运算，你可以将双 16 位算术运算合并，提供双高精度的 32×32 位的单周期乘法和加法运算，这种运算对于高分辨率的音频和多媒体设备是必需的。ZSP600 可实现一条 8 级6 路超标量流水线，一次可以处理多达 48 条指令。处理器的执行单元包括 4 个 MAC 单元、4 个通用 ALU 和专门用于地址生成的 2 个 ALU。ZSP600 配有 2 个独立的64 位加载/存储端口，提供速率高达 6.4G 字节/秒的I/O。
　　寻址和处理方式：ZSP600 提供哈佛存储器寻址方式和统一的存储器寻址方式。ZSP600 支持多种变址和位倒序寻址。反向进位寻址是改变基址寄存器地址的另一种方式，可以加速快速傅立叶变换和类似运算，而这些运算需要按照反向进位方式修改下一个加载或存储地址。
　　特别指令或集成化外设功能：ZSP600 包括一个协处理器接口，该接口使设计师能够给处理器增加多达256 条紧耦合定制指令，而且不影响处理器的基线数据通路。ZSP600 芯核包括一个可配置的存储器分系统，其数据存储器和程序存储器的容量可在每存储块 4k 字到每存储块128k 字之间调节。ZSP600 配有一个 ARM ABMA/AHB 接口桥和一个附有样机的 AMBA/AHB 外设的基准系统。
　　开发支持：LSI 公司以技术转让软件包形式提供 3 种专利许可芯核产品，其软件包内含： Verilog RTL 源代码；设计编译程序、物理编译程序或两者的原程序以及 Primetime的静态时序分析原程序；以及用于检验正确结构实现方法的验证套件和一个提供机箱外系统作为参考的样机系统。设计师可以修改这些原程序，改变这 3 种芯核的门电路数量、芯片尺寸、时钟速度和功耗，以符合某一设备的要求。这些芯核产品技术包括 AMBA 接口，以实现与基于 ARM 的微处理器设计的无胶合衔接。ZSP500 和 ZSP600 业已将调试支持能力扩展到包括芯核上的剖析、ETM (嵌入式跟踪模块)和实时硬件跟踪在内。每个芯核都包括文档，如供程序员用的《ZSP 体系结构》、供系统设计师使用的《芯核用户指南》和供芯片设计师使用的《VLSI 实现指南》。
　　LSI 公司提供的一个集成的 ZSP 软件开发工具包，支持所有这 3 个处理器芯核，并包括一个优化 C 语言编译程序、汇编优化程序、连接程序、汇编程序、精确周期和精确指令仿真程序以及具有若干先进功能的调试程序，如流水线浏览程序和指令分组分析程序。此软件开发工具包包含一个常用 DSP 函数调用库，并支持在 Windows 和 SPARC Solaris 平台上进行开发。精确周期仿真程序可以作为一个 DLL 运行，以连接更大的仿真模型环境，因此设计师可以添加进各自的定制外设模型。LSI 逻辑公司已经将精确周期仿真程序与一个总线接口模型组合在一起，以便在 VCS/ModelTech 环境中提供混合方式的仿真功能。
　　Corelis 公司 (www.corelis.com)、Macraigor 系统公司 (www.macraigor.com) 和Green Hills软件公司(www.ghs.com) 提供各种 JTAG 探头。第三方对 ZSP的建模支持包括 2 种工具包，一种是适用于 Cadence 公司 (www.cadence.com) 的、基于 ZSP400 的信号处理工作站；另一种是支持处理器的工具包，适用于 Mentor Graphics公司（www.mentor.com）的、对这 3 种DSP芯核都适用的Seamless联合验证工具。Green Hills软件公司提供的 Multi 软件开发工具链，包括一个优化 C 语言编译程序、一个汇编程序、一个连接程序、一个精确周期仿真程序、一套调试程序以及用于项目建立和代码平衡的其他功能。该工具链可与 Matlab 建立接口，以便在包括 ZSP、ARM、MIPS 和 PowerPC 等处理器在内的不同种类处理器环境下实现数据可视化和多芯核调试。多处理器芯核调试程序支持依靠一根 JTAG 互连线，因而可支持适合于 SOC设计的引脚很少的接口。
　　LSI 公司为音频、多媒体和无线市场提供供生产的最佳汇编的 ZSP 应用软件的源代码许可证，而且免交专利使用费。这些模块符合LSI 逻辑公司的采用开放式体系结构ZOpen Software Framework，这是一种免交专利使用费的、提供集成准则并支持实用程序的C 源代码软件，也是一种使应用软件开发标准化的方法。ZSP 软件应用合作伙伴提供与 Zopen 兼容的算法。可任选的实时操作系统也已应市，其中包括 OSE 系统公司 (www.ose.com)、Micrium U-COS 公司(www.micrium.com)和Express 逻辑公司(www.expresslogic.com) 等提供的实时操作系统。Express逻辑公司为 ZSP芯核提供 Thread-X 支持。