DSP Watch - 模拟器件公司的 ADSP-TS101 TIGERSHARC 系列

当前页面位置：DSP Watch > DSP产品 > 通用DSP > 模拟器件公司的 ADSP-TS101 TIGERSHARC 系列

模拟器件公司的 ADSP-TS101 TIGERSHARC 系列

类型：作者：最后更新：2004-10-4 9:00:11 推荐指数: 5710

ADSP-TS101S TigerSHARC 系列DSP 是一种浮点 DSP，拟应用于多处理设备和第 3 代无线通信基础设施。这种静态超标量体系结构把 DSP、RISC 和 VLIW 三者的最佳功能组合起来，成为一种高性能 DSP 体系结构。这些功能包括装入/存储体系结构、转移预示、大型互锁寄存器文件、快速数学计算、位倒序、零系统开销循环、采用 DMA 的背景数据移动、 1～4 个字的指令宽度。TigerSHARC 系列器件中的 2 个计算功能块支持 1 位、8 位、16 位和 32 位操作。每个计算功能块包括一个有 32 个条目的寄存器文件、一个 ALU、一个乘法器和一个移位器。它可以在一个周期内执行两次 32 位浮点 MAC 运算、8 次 16 位 MAC 运算（累加运算为 40 位）或2次 16 位复数 MAC 运算。在一个周期内，该器件可以对各种8 位数据进行多达 32 次数学运算。三条 128 位总线支持 TigerSHARC 的 3个片上存储器，总容量达6 Mb。在一个给定的周期内，该处理器可以提取 4 个 32 位指令字，并能将 256 位数据装入寄存器文件或将它存储在存储器中。
　　寻址方式：除了 2 个计算功能块外，TigerSHARC 还有 2 个整数 ALU。它主要是将这两个ALU 用来生成数据地址，每个ALU包括一个 32 位 ALU 和一个全正交 32 字寄存器文件。这两个ALU每个周期生成一个地址，使该器件能将 2 个 128 位长的字发送到每个计算单元。这些单元还支持地址前和地址后的修改、循环缓存以及位倒序，而不必使用额外的周期。
　　特别指令或集成化外设功能：针对第 3 代无线通信基带信号处理加速符号速率和芯片速率 (chip-rate) 处理的特别指令，包括一种用于芯片速率处理的复数 MAC 运算和用于信道译码算法的加/比较/选择运算。外设包括 4 个双向链路端口、一个 14 通道 DMA 控制器和一个宽度为 64 位的外部端口。这一外部端口包括一个 SDRAM 控制器、一个主机接口以及对多达 8 个 TigerSHARC 进行无胶合多处理的支持。 4 个链路端口是宽度为一个字节的接口，可在时钟脉冲的上升沿和下降沿发送数据，并利用环形和二维网格多处理配置提供第二种多处理方法。
　　开发支持：CrossCore 开发部件包括 VisualDSP++ 软件开发环境、EZ-Kit Lite 评估系统、仿真程序和 DSP/数学库。VisualDSP++ 是一种集成软件开发环境，包括汇编程序、C/C++ 编译程序、连接程序、调试程序、归档程序、用于创建可引导图像的加载工具、VDK (VisualDSP++ 内核)、高级绘图工具和统计剖析。EZ-Kit Lite 评估系统通过增加 JTAG 在线仿真来支持扩展。仿真程序适用于串行端口、PCI 和 USB 主机平台。VisualFone 是一种开发系统，用来开发基于 SoftFone 的产品。TTPCom 公司提供了针对 SoftFone 的一整套 GSM/GPRS 协议栈。

资料来源：EDN China

本站声明: 本站所有的文章和下载资源均为个人开发者提供，如有企业用于商业用途，由此引发的法律纠纷本站及站长将不负任何责任。如有任何问题，请联系我们